今年在Computex 2024期间展示以Intel 3制程打造、代号“Sierra Forest”且采用全E Core节能核心设计的第六代Xeon处理器之后，Intel在IEEE VLSI全球超大型集成电路国际会议上公开Intel 3制程具体细节。

　　▲Intel 3制程将率先用于代号“Sierra Forest”且采用全E Core节能核心设计的第六代Xeon处理器

　　而Intel 3-E则加入可用于外部接口、模拟等信号连接的I/O功能，可用于芯片组或控制器产品。 至于Intel 3-PT则是锁定高效能处理器使用，其中导入间距仅9μm的硅穿孔技术，使其可对应密度更高的3D堆叠设计，预计用在人工智能与高效能运算处理器产品。

　　▲Intel 3制程将划分4个版本，包含标准Intel 3制程及衍生设计的Intel 3-T，另外也包含具扩充设计特性的Intel 3-E，以及针对效能提升的Intel 3-PT

　　依照Intel代工技术研发部门副总裁Walid Hafez说明，Intel 3作为最后一个采用FinFET设计制程节点，将成为Intel内部生产产品，以及外部合作代工产品，并且衔接未来新技术的重点项目。

　　目前Intel 3制程已经开始在Intel位于俄勒冈州的产线投入量产，同时也在位于爱尔兰的莱克斯利普（Leixlip）产线用于生产Intel第六代Xeon处理器，并且协助客户代工量产芯片产品。

　　▲Intel 3制程已经开始在Intel位于俄勒冈州的产线投入量产，同时也在位于爱尔兰的莱克斯利普 （Leixlip）产线用于生产Intel第六代Xeon处理器，其中将区分全E-Core节能核心设计或全P-Core效能核心设计版本

　　接下来采RibbonFET设计的Intel 20A则预计会在今年底投产，至于Intel 18A也将在2025年投产，预计用在代号“Panther Lake”的新一代处理器产品，藉此实现先前提出“4年横跨5个制程节点”的承诺。

　　其中，相比Intel 4制程，Intel 3制程的晶体管密度相对提升10%，同时也让电功耗效能提升18%，更将是Intel最后一个维持FinFET （鳍式场效晶体管）技术设计的制程节点。

　　在Intel 3之后，Intel接下来将会转入Intel 20A及Intel 18A，并且改用GAA （环绕式闸极结构）技术的RibbonFET设计。

　　▲Intel 3将是Intel最后一个维持FinFET （鳍式场效电晶体）技术设计的制程节点

　　Intel 3制程将划分4个版本，包含标准Intel 3制程及采用硅穿孔设计的Intel 3-T，另外也包含具扩充特性的Intel 3-E，以及针对效能提升的Intel 3-PT。

　　Intel 3-T将建立在Intel 3基础之上，导入针对3D堆叠设计使用的硅穿孔（TSV）技术设计，主要用于影像处理、高效能运算及人工智能，或是需要将多组运算元件与内存统整在相同封装的处理器。

关键词：英特尔 处理器

免责声明：市场有风险，选择需谨慎！此文仅供参考，不作买卖依据。