全球最大的存储芯片制造商三星电子公司计划明年推出先进的三维（3D）芯片封装技术，与晶圆代工龙头台积电竞争。

　　三星电子将使用SAINT或高级互连技术，以更小的尺寸集成包括AI芯片在内的高性能芯片所需的存储器和处理器。

　　在SAINT品牌下，三星计划推出三种技术——SAINT S，垂直堆叠SRAM存储芯片和CPU;SAINT D，涉及CPU、GPU和DRAM存储器等处理器的垂直封装;以及SAINTL，后者堆叠应用处理器（AP），知情人士周日表示。

　　目前的2.5D封装技术，在大多数情况下，是水平组装不同类型的芯片。

　　三星的一些新技术，包括SAINT S，已经通过了验证测试。然而，消息人士称，三星将在与客户进行进一步测试后，明年推出其商业服务。

　　封装是半导体制造的最后一步，它将芯片置于保护壳中以防止腐蚀，并提供一个接口来组合和连接已经制造的芯片。

　　台积电、三星和英特尔等领先的芯片制造商正在激烈竞争先进封装，即集成不同的半导体或垂直互连多个芯片。先进的封装允许将多个设备合并并封装为单个电子设备。

　　封装技术可以提高半导体性能，而不必通过超精细加工来缩小纳米，这在技术上具有挑战性，需要更多的时间。

　　根据咨询公司Yole Intelligence的数据，全球先进芯片封装市场预计将从2022年的443亿美元增长到2027年的660亿美元。在660亿美元中，3D包装预计将占约四分之一，即150亿美元。

　　台积电，目前 3D 封装的领导者

　　随着 ChatGPT 等生成式 AI 的发展，该技术一直在迅速增长，这需要能够快速处理大数据的半导体。

　　目前业界的主流是2.5D封装，将芯片尽可能靠近，以减少数据瓶颈。

　　全球排名第一的合同芯片制造商台积电也凭借其拥有十年历史的 2.5D 封装技术成为全球先进封装市场的领导者。

　　台积电正在斥巨资为其客户（包括苹果公司和英伟达公司）测试和升级其3D芯片间堆叠技术SoIC。 台积电在7月表示，将投资900亿台币（29亿美元）建造一座新的国内先进封装工厂。

　　本月早些时候，全球第三大晶圆代工企业联电推出了晶圆到晶圆（W2W）3D IC项目，为客户提供使用硅堆叠技术高效集成内存和处理器的尖端解决方案。

　　联电表示，旗下W2W 3D ICroject 与 ASE、Winbond、Faraday 和 Cadence Design Systems 等封装公司合作，是一项雄心勃勃的事业，旨在利用 3D 芯片集成技术来满足边缘 AI 应用的特定要求。

　　英特尔使用其下一代 3D 芯片封装技术 Foveros 来制造先进芯片。

　　三星的芯片封装路线图

　　三星作为全球第二大晶圆代工公司，自 2021 年推出 2.5D 封装技术 H-Cube 以来，一直在加速其芯片封装技术的发展。

　　三星表示，2.5D封装技术允许逻辑芯片或高带宽存储器（HBM）以小尺寸堆叠在硅中介层的顶部。

　　这家韩国公司在4月份表示，它正在提供封装交钥匙服务，处理从芯片生产到封装和测试的整个过程。

　　消息人士称，凭借其新的SAINT技术，三星旨在提高数据中心和具有设备端AI功能的移动AP的AI芯片的性能。

关键词：

免责声明：市场有风险，选择需谨慎！此文仅供参考，不作买卖依据。